Infineon PLL-Taktpuffer 133.3 MHz SOIC, 16-Pin

Der CY2308 ist ein 3,3-V-Puffer mit Nullverzögerung, der zur Verteilung von Hochgeschwindigkeitsuhren in PCs, Arbeitsstationen, Datenkommunikation, Telekommunikation und anderen Hochleistungsanwendungen entwickelt wurde. Das Teil verfügt über eine integrierte PLL, die an einer auf dem REF-Stift dargestellten Eingangsuhr verriegelt wird. Die PLL-Feedback wird von einem externen FBK-Stift angetrieben, sodass der Benutzer die Flexibilität hat, einen beliebigen der Ausgänge als Feedback-Eingang auszuwählen und ihn mit dem FBK-Stift zu verbinden. Die Eingangs-zu-Ausgangs-Abweichung beträgt weniger als 250 ps und die Ausgangs-zu-Ausgangs-Abweichung weniger als 200 ps. Der CY2308 verfügt über zwei Banken mit jeweils vier Ausgängen, die durch die ausgewählten Eingänge gesteuert werden, wie in der Tabelle Select Input Decoding auf Seite 3 gezeigt. Wenn nicht alle Ausgangsuhren erforderlich sind, ist die Bank B dreistatistisch. Die Eingangsuhr wird direkt auf den Ausgang für Chip- und Systemprüfzwecke durch die ausgewählten Eingänge angewendet. Der CY2308 PLL tritt in einen Abschaltzustand ein, wenn es keine aufsteigenden Kanten auf dem REF-Eingang gibt. In diesem Modus sind alle Ausgänge dreistatistisch und die PLL wird ausgeschaltet, was zu einer Stromaufnahme von weniger als 25 μA führt.