Cypress Semiconductor, CY7C1412KV18-250B

Die Cypress Semiconductor CY7C1412KV18-Serie sind 1,8-V-synchrone, pipellierte SRAMs, die mit QDR II-Architektur ausgestattet sind. Die QDR II-Architektur besteht aus zwei separaten Anschlüssen: Dem Leseanschluss und dem Schreibanschluss für den Zugriff auf das Speicherarray. Der Leseanschluss verfügt über dedizierte Datenausgänge zur Unterstützung von Lesevorgängen, und der Schreibanschluss verfügt über dedizierte Dateneingänge zur Unterstützung von Schreibvorgängen.

333-MHz-Takt für hohe Bandbreite
Zweiwortiger Burst bei allen Zugriffen
DDR-Schnittstellen (Double Data Rate) an Lese- und Schreibanschlüssen bei 333 MHz
Zwei Eingangstakte für präzises DDR-Timing
Zwei Eingangstakte für Ausgangsdaten zur Minimierung von Taktversatz und Laufzeitfehlern
Echouhren vereinfachen die Datenerfassung in Hochgeschwindigkeits-Systemen
Einfacher Multiplex-Adresseingangsbus verriegelt Adresseingänge für Lese- und Schreibanschlüsse