Winbond DDR2 SDRAM 128 MB 16M x 8 Bit Oberfläche 8 Bits/Wort 16 bit 0.4 ns TFBGA 84-Pin

Alle SDRAM anzeigen
Mengenrabatt verfügbar

Zwischensumme 10 Stück (geliefert in Schale)*

€ 20,30

(ohne MwSt.)

€ 24,40

(inkl. MwSt.)

Add to Basket
Menge auswählen oder eingeben
Die Versandkosten für Bestellungen unter € 100,00 (ohne MwSt.) betragen € 8,95.
Vorübergehend ausverkauft
  • Versand ab 03. Juli 2026
Sie benötigen mehr? Benötigte Menge eingeben und auf „Lieferverfügbarkeit überprüfen“ klicken.
Stück
Pro Stück
10 - 15€ 2,03
20 - 45€ 1,992
50 - 95€ 1,968
100 +€ 1,766

*Richtpreis

Verpackungsoptionen:
RS Best.-Nr.:
188-2730P
Herst. Teile-Nr.:
W9712G6KB25I
Hersteller:
Winbond
Finden Sie ähnliche Produkte, indem Sie ein oder mehrere Eigenschaften auswählen.
Alle auswählen

Marke

Winbond

Speicher Größe

128MB

Produkt Typ

DDR2 SDRAM

Organisation

16M x 8 Bit

Datenbus-Breite

16bit

Adressbusbreite

15bit

Anzahl der Bits pro Wort

8

Zugriffszeit max.

0.4ns

Anzahl der Wörter

16M

Montageart

Oberfläche

Gehäusegröße

TFBGA

Betriebstemperatur min.

-40°C

Pinanzahl

84

Maximale Betriebstemperatur

95°C

Länge

12.6mm

Breite

8.1 mm

Höhe

0.8mm

Normen/Zulassungen

RoHS

Serie

W9712G6KB

Versorgungsstrom

135mA

Maximale Versorgungsspannung

1.9V

Minimale Versorgungsspannung

1.7V

Automobilstandard

Nein

Ursprungsland:
TW
Der W9712G6KB ist ein 128-M-Bit-DDR2-SDRAM mit einer Geschwindigkeit von -25, 25I und -3.

Doppelte Datenraten-Architektur: zwei Datenübertragungen pro Taktzyklus

CAS-Latenz: 3, 4, 5 und 6

Burst-Länge: 4 und 8

Bidirektional, Differenzial-Datenvalidierungen (DQS und /DQS) werden mit Daten übertragen/empfangen

Flanken-ausgerichtet beim Lesen von Daten und Mitte-ausgerichtet beim Schreiben von Daten

DLL richtet DQ- und DQS-Übergänge auf den Takt aus

Differenzialtakteingänge (CLK und /CLK)

Datenmasken (DM) für das Schreiben von Daten

Befehle, die an jeder positiven CLK-Kante, an Daten- und Datenmaske eingegeben werden, beziehen sich auf beide Kanten von /DQS

Programmierbare additive Latenz /CAS unterstützt, um die Effizienz von Befehlen und Datenbus zu steigern

Leselatenz = Additive Latenz plus CAS-Latenz (RL = AL + CL)

Off-Chip-Impedanzeinstellung des Treibers (OCD) und On-Die-Abschluss (ODT) für bessere Signalqualität

Auto-Precharge-Betrieb zum Lesen und Schreiben von Bursts

Auto-Refresh- und Self-Refresh-Modi

Precharged Abschaltung und aktive Abschaltung

Datenmaske schreiben

Schreiblatenz = Leselatenz - 1 (WL = RL - 1)

Schnittstelle: SSTL_18

Verwandte Links