Lattice Semiconductor FPGA iCE40 LP 1280 Zellen 160 Einh. UCBGA 49-Pin 1280Register 64kbit
- RS Best.-Nr.:
- 772-0085P
- Herst. Teile-Nr.:
- iCE40LP1K-CM49
- Hersteller:
- Lattice Semiconductor
Zwischensumme 1 Stück (geliefert in Schale)*
€ 3,91
(ohne MwSt.)
€ 4,69
(inkl. MwSt.)
VERSANDKOSTENFREIE Lieferung für Bestellungen ab € 100,00
Nur noch Restbestände
- Letzte 63 Einheit(en) versandfertig von einem anderen Standort
Stück | Pro Stück |
|---|---|
| 1 + | € 3,91 |
*Richtpreis
- RS Best.-Nr.:
- 772-0085P
- Herst. Teile-Nr.:
- iCE40LP1K-CM49
- Hersteller:
- Lattice Semiconductor
Technische Daten des gezeigten Artikels
Datenblätter und Anleitungen
Rechtliche Anforderungen
Informationen zur Produktgruppe
Finden Sie ähnliche Produkte, indem Sie ein oder mehrere Eigenschaften auswählen.
Alle auswählen | Eigenschaft | Wert |
|---|---|---|
| Marke | Lattice Semiconductor | |
| Familie | iCE40 LP | |
| Anzahl der Logik-Zellen | 1280 | |
| Anzahl der Logik-Einheiten | 160 | |
| Anzahl der Register | 1280 | |
| Montage-Typ | SMD | |
| Gehäusegröße | UCBGA | |
| Pinanzahl | 49 | |
| Anzahl der RAM Bits | 64kbit | |
| Abmessungen | 3 x 3 x 0.9mm | |
| Höhe | 0.9mm | |
| Länge | 3mm | |
| Betriebstemperatur min. | -40 °C | |
| Betriebstemperatur max. | +85 °C | |
| Arbeitsspannnung min. | 1.14 V | |
| Breite | 3mm | |
| Arbeitsspannnung max. | 1.26 V | |
| Alle auswählen | ||
|---|---|---|
Marke Lattice Semiconductor | ||
Familie iCE40 LP | ||
Anzahl der Logik-Zellen 1280 | ||
Anzahl der Logik-Einheiten 160 | ||
Anzahl der Register 1280 | ||
Montage-Typ SMD | ||
Gehäusegröße UCBGA | ||
Pinanzahl 49 | ||
Anzahl der RAM Bits 64kbit | ||
Abmessungen 3 x 3 x 0.9mm | ||
Höhe 0.9mm | ||
Länge 3mm | ||
Betriebstemperatur min. -40 °C | ||
Betriebstemperatur max. +85 °C | ||
Arbeitsspannnung min. 1.14 V | ||
Breite 3mm | ||
Arbeitsspannnung max. 1.26 V | ||
Anwenderprogrammierbare Steuergatterarrays (FPGA), Gitterhalbleiter
Ein FPGA ist ein Halbleitergerät, die aus einer Matrix aus konfigurierbaren Logikblöcke (CLBs) bestehen und durch programmierbare Verbindungen miteinander verbunden sind. Der Benutzer bestimmt diese Verbindungen durch die Programmierung eines SRAM. Ein CLB kann einfach (UND-, ODER-Gatter usw.) oder komplex (ein RAM-Block) sein. Der FPGA ermöglicht Designänderungen, auch nachdem das Gerät auf eine Leiterplatte gelötet wurde.