- RS Best.-Nr.:
- 906-3924
- Herst. Teile-Nr.:
- DK-DEV-10M50-A
- Hersteller:
- Altera
- RS Best.-Nr.:
- 906-3924
- Herst. Teile-Nr.:
- DK-DEV-10M50-A
- Hersteller:
- Altera
Datenblätter und Anleitungen
Rechtliche Anforderungen
- Ursprungsland:
- TW
Informationen zur Produktgruppe
Entwicklungskit MAX 10 FPGA, Altera
Das Entwicklungskit Altera MAX 10 FPGA ist eine voll ausgestattete Designplattform, die um 50 K Logikelemente (LEs) herum entwickelt wurde. Es ist für die Integration auf Systemebene optimiert und verfügt über einen integrierten ADC, Zweifach-Konfigurations-Flash sowie eine Unterstützung von DDR3-Speicher. Es bietet eine Reihe von Konnektivitätsoptionen einschließlich eines integrierten USB-Blaster II, HDMI-Ausgangs und zweimal Ethernet für industrielle Ethernet-Anwendungen. Das Entwicklungskit MAX 10 FPGA ist eine Prototypenlösung auf Systemebene für Industrie-, Automobil- und Verbraucheranwendungen.
Mit dem Entwicklungskit Altera MAX 10 FPGA können Sie:
Mit dem Entwicklungskit Altera MAX 10 FPGA können Sie:
– Entwicklung von Designs für das FPGA 10M50D, F484-Gehäuse
– Messung der Leistungsfähigkeit der ADC-Blockumwandlung MAX 10 FPGA
– Verbindung der MAX 10 FPGAs mit DDR3-Speicher bei 300 MHz
– Betrieb von eingebettetem Linux über den Nios II-Prozessor
– Verbindung mit Tochterkarten und Peripheriegeräten über HSMC und Digilent Pmod-kompatible Steckverbinder
– Messung der FPGA-Leistung über die grafische Benutzerschnittstelle (GUI) zur Leistungsüberwachung
– Wiederverwendung der Leiterplatte und des Schaltbilds des Kits als Modell für eigene Designs
Programmierung und Konfiguration
– Integrierter USB-Blaster II (JTAG)
– Optionales JTAG direkt über 10-polige Stiftleiste
Speichergeräte
– 64-Mx16 1 GB DDR3 SDRAM mit Soft-Memory-Controller
– 128-Mx8 1 GB DDR3 SDRAM mit Soft-Memory-Controller
– 512 MB Vierfach-SPI (Serial Peripheral Interface) Flash
Kommunikationsanschlüsse
– 2 x Gigabit Ethernet RJ-45-Anschluss
– Mini-USB2.0 UART
– HDMI-Videoausgang
– Steckverbinder für Universal-Hochgeschwindigkeits-Aufsatzkarte (HSMC)
– 2 x 12-poliger Digilent Pmod-kompatibler Steckverbinder
Analog
– 2 x MAX 10 FPGA ADC SMA-Eingänge
– 2 x 10 ADC-Stiftleiste
– Potenziometereingang zu ADC
– Externer 16-bit-DAC mit SMA-Ausgang
Takt
– 25 MHz einseitige externe Oszillator-Taktquelle
– Taktgenerator Silicon Labs
Lieferumfang
– Mini-USB-Kabel für integrierten USB-Blaster II
– 2-A-Netzteil und Kabel
– Kostenlose Designsoftware Quartus II Web Edition
– Messung der Leistungsfähigkeit der ADC-Blockumwandlung MAX 10 FPGA
– Verbindung der MAX 10 FPGAs mit DDR3-Speicher bei 300 MHz
– Betrieb von eingebettetem Linux über den Nios II-Prozessor
– Verbindung mit Tochterkarten und Peripheriegeräten über HSMC und Digilent Pmod-kompatible Steckverbinder
– Messung der FPGA-Leistung über die grafische Benutzerschnittstelle (GUI) zur Leistungsüberwachung
– Wiederverwendung der Leiterplatte und des Schaltbilds des Kits als Modell für eigene Designs
Programmierung und Konfiguration
– Integrierter USB-Blaster II (JTAG)
– Optionales JTAG direkt über 10-polige Stiftleiste
Speichergeräte
– 64-Mx16 1 GB DDR3 SDRAM mit Soft-Memory-Controller
– 128-Mx8 1 GB DDR3 SDRAM mit Soft-Memory-Controller
– 512 MB Vierfach-SPI (Serial Peripheral Interface) Flash
Kommunikationsanschlüsse
– 2 x Gigabit Ethernet RJ-45-Anschluss
– Mini-USB2.0 UART
– HDMI-Videoausgang
– Steckverbinder für Universal-Hochgeschwindigkeits-Aufsatzkarte (HSMC)
– 2 x 12-poliger Digilent Pmod-kompatibler Steckverbinder
Analog
– 2 x MAX 10 FPGA ADC SMA-Eingänge
– 2 x 10 ADC-Stiftleiste
– Potenziometereingang zu ADC
– Externer 16-bit-DAC mit SMA-Ausgang
Takt
– 25 MHz einseitige externe Oszillator-Taktquelle
– Taktgenerator Silicon Labs
Lieferumfang
– Mini-USB-Kabel für integrierten USB-Blaster II
– 2-A-Netzteil und Kabel
– Kostenlose Designsoftware Quartus II Web Edition
Vorgestellte Geräte
Ein FPGA ist ein Halbleitergerät, die aus einer Matrix aus konfigurierbaren Logikblöcke (CLBs) bestehen und durch programmierbare Verbindungen miteinander verbunden sind. Der Benutzer bestimmt diese Verbindungen durch die Programmierung eines SRAM. Ein CLB kann einfach (UND-, ODER-Gatter usw.) oder komplex (ein RAM-Block) sein. Der FPGA ermöglicht Designänderungen, auch nachdem das Gerät auf eine Leiterplatte gelötet wurde.
Technische Daten des gezeigten Artikels
Eigenschaft | Wert |
---|---|
Speicherprogrammierbare Steuerungstechnologie | FPGA |
Kit-Klassifizierung | Development Kit |
Kit-Name | MAX 10 |