Lattice Semiconductor FPGA, Steckmodul

Die Evaluierungsplatine ispClock5400D bietet alles, was der Entwickler benötigt, um den systemintern programmierbaren Differenzialtaktgeber ispClock5406D schnell auf einer vollständig montierten Leiterplatte zu konfigurieren und zu evaluieren. Die Evaluierungsplatine kann eigenständig zur Überprüfung der Leistungsfähigkeit und systeminternen Programmierbarkeit des 5400D oder als Begleitplatine und Taktquelle für Evaluierungsplatinen LatticeECP3 FPGA (LatticeECP3 Serial Protocol Board oder LatticeECP3 Video Protocol Board) verwendet werden.

Die vierschichtige Platine unterstützt ein 48-poliges QFNS-Gehäuse, eine Stiftleiste für Benutzer-E/A und einen JTAG-Programmierkabelsteckverbinder.
Es sind SMA-Steckverbinder installiert, die mit hoher Signalintegrität Zugriff auf ausgewählte Hochgeschwindigkeits-E/A-Signale bieten.
JTAG-Programmiersignale können durch Anschluss eines ispDOWNLOAD®-Programmierkabels zwischen Evaluierungsplatine und einem PC erzeugt werden.
Alle benutzerprogrammierbaren Funktionen des ispPAC-CLK5406D können mit der Software PAC-Designer® von Lattice Semiconductor auf einfache Weise konfiguriert werden.

Evaluierungsplatine ispClock5406D, ispDOWNLOAD-Kabel (HW-USBN-2A), Universal-Netzteil, Schnellstartanleitung

Taktgeneratoren/Puffer